700.305 (14S) Chip Design 1

Sommersemester 2014

Anmeldefrist abgelaufen.

Erster Termin der LV
04.04.2014 12:00 - 16:00 L4.1.01 Off Campus
... keine weiteren Termine bekannt

Überblick

Lehrende/r
LV-Titel englisch Chip Design 1
LV-Art Vorlesung-Kurs (prüfungsimmanente LV )
Semesterstunde/n 2.0
ECTS-Anrechnungspunkte 4.0
Anmeldungen 6 (25 max.)
Organisationseinheit
Unterrichtssprache Englisch
LV-Beginn 01.03.2014

Zeit und Ort

Liste der Termine wird geladen...

LV-Beschreibung

Lehrmethodik inkl. Einsatz von eLearning-Tools

Vorlesung, Übungen mit CAD Werkzeugen

Inhalt/e

Themen

  • Grundlagen des IC-Entwurfs, Eigenschaften digitaler Schaltungen
  • pn-Übergänge (Dioden) und MOS Transistoren
  • Spice Modelle und Masken-Design-Regeln
  • Verdrahtung, Parameter und Modelle
  • Inverter, Ratioed- und Komplementärlogik (CMOS), Schaltverzögerung
  • Leistungsaufnahme von CMOS Schaltungen
  • Statische kombinatorische Logik in CMOS
  • Statische sequentielle Logik in CMOS
  • Kategorien integrierter Schaltungen - "Full Custom", zellbasiert und arraybasiert (FPGA)
  • Designhierarchien, VHDL und Logiksynthese

Lehrziel

Überblick zum Thema "Integrierten Schaltungen"

Erwartete Vorkenntnisse

Elektronik Grundkenntnisse (Bauelemente, Schaltungsentwurf, Modellierung)

Sonstige Studienbehelfe

Kopie der Vorlesungsfolien, Übungsunterlagen

Literatur

Jan Rabaey, Digital Integrated Circuits, A Design Perspective

Lehrmethodik inkl. Einsatz von eLearning-Tools

Lectures, labs using CAD tools

Inhalt/e

Themen

  • Basics in IC-Design, properties of digital circuits
  • pn-junction (diode) and MOS transistors
  • Spice models and mask design rules
  • interconnect, parameters and models
  • Inverter, ratioed and complementary logic (CMOS), propagation delay
  • Power consumption
  • Static combinatorial logic in CMOS
  • Static sequential logic in CMOS
  • Integrated Circuits by category, full custom, cell based and array based (FPGA)
  • Design hierarchies, VHDL und logic synthesis

Lehrziel

Introduction to integrated circuits

Erwartete Vorkenntnisse

Fundamentals in electronic engineering (components, circuit design and modelling)

Sonstige Studienbehelfe

Copies of lectures slides, task descriptions for labs

Literatur

Jan Rabaey, Digital Integrated Circuits, A Design Perspective

Prüfungsinformationen

Im Fall von online durchgeführten Prüfungen sind die Standards zu beachten, die die technischen Geräte der Studierenden erfüllen müssen, um an diesen Prüfungen teilnehmen zu können.

Beurteilungskriterien/-maßstäbe

Schriftliche Prüfung

Beurteilungskriterien/-maßstäbe

Written exam

Beurteilungsschema

Note Benotungsschema

Position im Curriculum

  • Masterstudium Information Technology (SKZ: 489, Version: 06W.3)
    • Fach: Technische Ergänzung II (Pflichtfach)
      • 3.1-3.3 Vorlesung mit Kurs oder Vorlesung mit Seminar ( 6.0h VK/VS / 12.0 ECTS)
        • 700.305 Chip Design 1 (2.0h VK / 4.0 ECTS)

Gleichwertige Lehrveranstaltungen im Sinne der Prüfungsantrittszählung

Sommersemester 2024
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2023
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2022
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2021
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2020
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Wintersemester 2018/19
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Wintersemester 2016/17
  • 700.305 VC Chip Design (2.0h / 4.0ECTS)
Sommersemester 2015
  • 700.305 VK Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2013
  • 700.305 VK Chip Design 1 (2.0h / 4.0ECTS)